2.2FPGA信號(hào)產(chǎn)生模塊
FPGA選用ALTER公司的EP1C6Q240C8,它具有4KB的內(nèi)部RAM、近6000個(gè)LE、2個(gè)PLL鎖相環(huán)和185個(gè)I/O口,并具有差分輸入功能,可以滿足本控制系統(tǒng)的性能要求。FPGA模塊主要完成織機(jī)角度信號(hào)的檢測計(jì)算、并行通信、引緯信號(hào)的產(chǎn)生、信號(hào)的多路選擇、高低壓驅(qū)動(dòng)信號(hào)產(chǎn)生等功能。
2.3驅(qū)動(dòng)電路模塊
驅(qū)動(dòng)電路采用雙電壓方式,其原理圖如圖2所示。輸入信號(hào)IN1是8ms的單穩(wěn)態(tài)信號(hào),控制48V電源打開電磁閥;輸入信號(hào)IN2是引緯的保持信號(hào),控制9V的電源以保持電磁閥的打開狀態(tài);為了保證足夠的驅(qū)動(dòng)能力,兩路信號(hào)的驅(qū)動(dòng)三極管都采用達(dá)林頓方式;雙二極管D1是為了防止電源切換時(shí)48V電源串接到9V電源中;L1為引緯電磁閥,由于電磁閥為感性器件,在電磁閥關(guān)斷時(shí)OUT端因電感的儲(chǔ)能特性會(huì)出現(xiàn)一個(gè)比較高的負(fù)壓,若產(chǎn)生的負(fù)壓高于Q2和Q4三極管的最大承受電壓,則可能會(huì)損壞Q2和Q4三極管。這里的亞敏電阻Y1就是消減過高負(fù)壓的保護(hù)元件。
3引緯控制系統(tǒng)軟件設(shè)計(jì)
3.1DSP控制及通信模塊軟件設(shè)計(jì)
在該模塊中DSP采用CAN通信與上位機(jī)傳遞數(shù)據(jù):DSP接收上位機(jī)設(shè)定的打開關(guān)閉角度、慢引緯指令、閥試驗(yàn)指令等數(shù)據(jù),并向上位機(jī)發(fā)送織機(jī)引緯狀態(tài)、織機(jī)角度等顯示信息。
為了更靈活地進(jìn)行數(shù)據(jù)交換,DSP與FPGA以并行數(shù)據(jù)讀寫方式進(jìn)行通信:DSP利用I/O地址空間的高位地址總線的邏輯組合來產(chǎn)生FPGA片選信號(hào),低位地址總線產(chǎn)生要訪問數(shù)據(jù)的地址;利用16bit數(shù)據(jù)總線傳輸數(shù)據(jù)。在完成串并行通信的同時(shí),DSP通過I/O口把織機(jī)的當(dāng)前狀態(tài)、當(dāng)前花色等信號(hào)輸出給FPGA,保證FPGA中多路選擇器正常工作。
3.2FPGA信號(hào)產(chǎn)生模塊軟件設(shè)計(jì)
FPGA程序結(jié)構(gòu)框圖如圖3所示,其子模塊有:織機(jī)角度檢測模塊、并行通信接口模塊、引緯信號(hào)產(chǎn)生模塊、多路選擇模塊、高低壓驅(qū)動(dòng)信號(hào)產(chǎn)生模塊等。
<<上一頁[1][2][3][4][5]下一頁>>